在人工智能与高性能计算加速普及的今天，数据传输效率已成为制约芯片性能发挥的核心瓶颈。“计算快、存取慢”带来的“内存墙”问题，不仅拖慢了系统响应速度，也带来了巨大的功耗开销。为了突破这一难题，芯片产业开始将目光投向存算融合与架构层面的深刻变革。

近日，高通正式发布了HBC近内存计算架构，为破解算力能效瓶颈提供了新的解法。该架构的核心逻辑在于将计算单元与存储单元的物理距离大幅缩短，从而显著减少数据在系统内部搬运时的能量消耗。高通声称，HBC架构能够实现高达传统方案6倍的每瓦带宽。这一突破意味着，在处理大模型推理和高并发计算任务时，芯片可以在严格限制的功耗预算内，获得更为惊人的数据吞吐效率，为终端设备和边缘计算场景带来更好的续航与散热表现。

除了出色的能效表现，HBC架构在制造工艺和成本控制上也给出了创新路径——它成功绕过了昂贵的硅中介层。当前，业内主流的高带宽芯片普遍依赖硅中介层进行2.5D/3D先进封装，这虽然保障了极高互连密度，但复杂的制造流程、高昂的材料成本以及良率挑战，抬高了芯片的整体门槛。高通通过架构设计上的创新，在不依赖硅中介的前提下实现了高带宽互连，大幅降低了封装成本与生产复杂度，使得高能效计算架构具备了更强的商业化普及可行性。

高通HBC近内存计算架构的推出，表明AI芯片竞争正在从“单纯堆叠算力”转向“存算协同与工程落地”的综合比拼。兼具高每瓦带宽与成本优势的HBC架构，有望在未来AI硬件规模化部署中扮演重要角色。